设计应用

基于FPGA的便携式多路高精度采集系统设计

0 引言

    随着电子信息技术的飞速发展,数据采集系统愈来愈广泛地应用于工业控制、测量、通信和军事等领域[1-2]。怎样在体积受限、能耗受限、干扰大的环境中设计一个拥有多通道、高精度、海量数据采集能力的系统,仍具有一定的研究价值[3-5]。本文以采集旋翼桨叶表面贴装的多路灵敏气压传感器信号为背景,应用场景简化示意如图1所示。若将传感器信号直接引到下端采集,因线长损耗和滑环的影响,信号质量受损严重,为此提出了一种在旋翼中轴顶端设计一个前置采集装置,工作时和桨叶一起旋转,将待测信号直接在前端进行调理和采集的系统。因此要求该系统的体积小、重量低、散热好、便于携带与安装、结构稳固,并能在高速旋转环境中,完成对多路待测信号的高精度采集。常见的高精度采集设备体积大、价格昂贵且结构复杂不便携[6-7],难以应用于上述环境。

ck1-t1.gif

    FPGA等逻辑可编程器件在数据采集领域中具有重要地位,与单片机、DSP和ASIC芯片相比,FPGA具有开发周期短、风险小、升级空间大、可并发执行和灵活可重构等优势[8]。针对上述问题,本文以FPGA作为核心控制单元,设计了一种便携式多路高精度采集系统,包含两级程控放大、可选低通滤波、多路AD采集、实时数据传输等功能,为采集领域中对体积、能耗、采集精度、抗干扰能力要求高的应用场景提供了一种低成本、易实现的解决方案。

1 系统总体设计

    本系统总体设计框图如图2所示,以FPGA为核心控制单元,包含电源管理模块、信号处理模块、滤波选通模块和ADC采集模块。FPGA核心控制模块不仅完成对前端各个模块的协调运行与逻辑控制,还采用SPI总线协议与主控板卡通信,实现命令交互和多路采集数据的实时上传。

ck1-t2.gif

    系统工作时处于高速旋转状态,并通过滑环供电,提供稳定的供电网络是本系统的设计重点[9]。鉴于待测信号微弱、灵敏且应用环境干扰大,设计信号调理模块和滤波选通模块,以提高待测信号的信噪比(Signal-Noise Ratio,SNR)、无杂散动态范围(Spurious-free Dynamic Range,SFDR)、共模抑制比(Common Mode Rejection Ratio,CMRR)等性能指标,是实现高精度采集的关键[10]。通过ADC采集模块实现多路并行采样,由FPGA控制模块通过SPI总线实时上传采集数据,交由主控板卡实现对多个采集卡系统的控制与数据存储,并组合数据发送至PC端。最后通过上位机对数据进行分析、处理和显示。

2 系统硬件方案设计

2.1 电源管理模块

    为实现稳定的供电网络,电源管理模块设计中,数字电源选用高效率DC/DC电源芯片,模拟电源选用TI高精度低噪声LDO TPS7A4700和TPS7A3301等芯片,外部采用±15 V/10 A稳压电源提供电能,为系统提供了±12 V、±5 V、3.3 V和1.2 V的稳定工作电压。同时为保证电源质量,电路设计中将电源所有器件放置于PCB版同一层,走线尽可能短,使用低ESR(Equivalent Series Resistance),高品质的电感电容元件。其中,为FPGA提供电源的TPS75003芯片电路如图3所示。

ck1-t3.gif

2.2 信号调理模块

    气压传感器信号灵敏且微弱,为提升信号的采集精度和抗干扰能力,设计选用高精度程控仪用放大器AD8250和AD8253,构成两级放大,提供多种组合的增益放大倍数(1×1~10×100倍),实现抑制噪声、提高信噪比、降低传输损耗的功能。该放大器的主要特性如表1所示。

ck1-b1.gif

    经过测试分析,AD8250抑噪能力更强,适合做前级放大;AD8253增益范围广,作为二级放大,性能最优。因此本系统单路信号程控增益放大电路设计如图4所示,放大器级联,并给出A0、A1和WR端口连接FPGA,实现增益的程控配置。

ck1-t4.gif

2.3 滤波选通模块

    为提高信号的采样质量,设计二阶有源巴特沃斯低通滤波器,实现对高频噪声的滤除。选用TI高性能OPA2227运算放大器,其温度漂移为±0.1 μV/℃,开环增益为134 dB,共模抑制比为140 dB,结合高精度7.5 kΩ、133 kΩ电阻和620 pF、62 pF电容,实现截止频率为25 kHz的低通滤波器,电路设计如图5所示。为实现滤波可选的功能,采用ADG1634BCPZ选通芯片,并通过FPGA的控制实现通道选择。

ck1-t5.gif

2.4 ADC采集模块

    为实现高速、多路并行、高精度信号采集,设计中选用Linear公司推出的逐次逼近型A/D芯片LTC2358-18,该芯片是一款18位、低噪声、8通道同步采样的ADC,数据吞吐率达200 KS/s/通道,提供CMOS和LVDS两种接口。为保证AD转换精度,设计中选用2 ppm/℃、±0.025%高性能芯片LTC6655提供转换参考。同时,电路设计全部采用X7R高品质电容,并将AD芯片的供电与数字层供电隔离。ADC采集电路设计如图6所示。

ck1-t6.gif

2.5 FPGA控制模块

    为减小体积和能耗,选择基于Xilinx公司Spartan-3AN系列的XC3S400AN-4FTG256I这款FPGA芯片,其内置Flash,自带上电加载配置功能,无需外部存储电路,且价格低,芯片尺寸17 mm×17 mm,具有较丰富的内部逻辑资源,满足本系统设计需求。为进一步缩减体积空间,硬件电路设计将FPGA单独布板,将其余模块设计到同样大小的另一块印制板中,并通过对插的形式连接整个采集系统,减小布线难度,增大散热面积。

3 系统FPGA程序设计与实现

    FPGA程序设计采用集成开发套件ISE14.7和硬件描述语言(Verilog HDL)实现,利用在线逻辑分析软件ChipScope验证逻辑设计的正确性。FPGA控制模块顶层设计包括时钟管理、命令配置、AD采集控制和数据传输控制子模块。以下简要介绍AD采集控制和数据传输控制子模块的程序设计与实现。

3.1 AD采集控制

    设计采样频率为200 kHz,进行高速采样,此时8通道同步采集速度达到28.8 Mb/s(8×18 bit×200 kHz/s),为了方便与FPGA进行通信,选择COMS接口,其时序如图7所示。在CMOS接口模式中,串行数据总线由串行时钟输入(SCKI)、串行数据输入(SDI)、串行时钟输出(SCKO)和8个串行数据输出(SDO0~SDO7)。FPGA与LTC2358在每个规定好的数据事务处理窗口期内进行数据交互。

ck1-t7.gif

    使用ChipScope对实际的采样时序波形进行捕获,得到信号抓取结果如图8所示。FPGA拉高CONVST信号以启动采集转换,通过检测BUSY信号下降沿判断转换是否完成,在SDO端口获取8个通道的采集数据。每个通道的数据采集量为3 B(即24 bit:高6 bit为自定义配置信息,低18 bit为AD采样值),为减少ChipScope占用过多资源,图中只显示了通道4的采集数据,其值为“0x8D86FFh”,对应AD采样值为“0x186FFh”,通过ADC传递函数计算得实际电压值为+3.818 321 V,验证了AD采集控制的正确性。

ck1-t8.gif

3.2 数据传输控制

    系统每采集完一次,需及时将采集数据上传至主控板卡。主控板卡完成命令下发与采集数据的接收、存储,并组合多个采集系统的数据回传至上位机。本系统与主控板卡之间的SPI总线通信信号说明如表2所示。

ck1-b2.gif

    使用ChipScope捕获系统传输采集数据时序波形如图9所示,由图结果可知,在采样间隔(CONVST上升沿间隔)期间,系统通过SPI总线MISO[3:0]实时地将采集数据传输至主控板卡。

ck1-t9.gif

4 系统测试及数据分析

    为测试系统的各项指标,使用FLUKE公司的多功能校准仪5522A作为高精度参考信号源,其交流电压测量范围(10 mV~33 V)/(10 Hz~500 kHz),最大允许误差±(1.7×10-4~1.3×10-2)。上位机软件基于LabVIEW开发,按照标准指标测规范,实现对采集数据的性能分析,软件测试界面如图10所示。

ck1-t10.gif

    为分析系统在整个采集区间(-5 V~5 V)的性能,以正弦信号为测试对象,设置4个挡位(其交流信号有效值VRMS=3 182 mV、63.64 mV、31.82 mV、15.91 mV)和5个频率挡位(f=50 Hz、1 kHz、10 kHz、15 kHz、20 kHz),并通过上位机命令配置相应的增益(依次对应G=1、50、100、200倍)进行放大,使进入AD芯片的电压值接近最大采样量程,提高采样转换率。

    采集系统在静态时不同增益下的指标对比曲线如图11所示,其中图11(a)~(c)依次表示幅度精度GA、无杂散动态范围SFDR、共模抑制比CMRR与信号频率f、增益倍数G之间的关系。从图中可知,该系统对20 kHz范围内的交流信号均能达到很高的性能指标,在增益G=200、VRMS=15.91 mV时,各项指标达到最低水平,且总体指标满足:GA≤0.09%、SFDR≥72 dBc、CMRR≥90 dB。

ck1-t11.gif

    结合实际工作环境,将采集系统和滑环一起旋转(转速1 024 r/m)进行测试,图12给出了最大增益(G=200,VRMS=15.91 mV)下的GA和SFDR测试结果。由图结果可知,采用滑环供电时,各项测试指标均有所降低;且滑环旋转时会进一步影响指标,但指标下降较小,说明本系统设计具备一定的抗干扰能力;系统在高速旋转状态下仍具有GA≤0.1%、SFDR≥60 dBc的良好性能指标。

ck1-t12.gif

5 结论

    本文设计并实现了一种便携式多路高精度数据采集系统,该系统具备程控增益放大、低通滤波等功能,能对多路交直流信号进行高速并行采集。在高速旋转等干扰较大的环境中,仍具有幅度精度高于0.1%、SFDR大于60 dBc等良好的性能指标。采用便携化设计,系统体积空间小、便于携带和安装,基于FPGA的模块化设计,可扩展性强,性能稳定,易于维护,具有很好的应用价值。

参考文献

[1] BAO S,YAN H,CHI Q,et al.A FPGA-based reconfigurable data acquisition system for industrial sensors[J].IEEE Transactions on Industrial Informatics,2016PP(99):1.

[2] 张子明,李乔杨,周勇军,等.一种便携式多通道ARINC429总线信号检测装置的研制[J].测控技术,2018,37(4):106-111.

[3] KHEDKAR A A,KHADE R H.High speed FPGA-based data acquisition system[J].Microprocessors and Microsystems,2016,49:87-94.

[4] 张根苗,李斌,王群,等.基于FPGA的高精度数字程控直流变换器设计[J].电子技术应用,2017,43(11):139-142,146.

[5] 李尚斌,林永峰,樊枫.倾转旋翼气动特性风洞试验与数值模拟研究[J].工程力学,2018,35(6):249-256.

[6] 钱军.便携式数据采集器的数据传输控制系统设计[J].计算机测量与控制,2018,26(11):118-122.

[7] 周浩,王浩全,任时磊.基于FPGA和NAND Flash的便携式信号采集系统设计[J].电子技术应用,2018,44(9):88-92.

[8] 杨海钢,孙嘉斌,王慰.FPGA器件设计技术发展综述[J].电子与信息学报,2010,32(3):714-727.

[9] 王岩,张玲,邢朝洋,等.基于FPGA的高精度硅微谐振加速度计数据采集与参数补偿系统设计与实现[J].中国惯性技术学报,2015(3):394-398.

[10] 谢桂辉,郑旭初,赵天明,等.基于FPGA的便携式正交锁相放大器研制[J].电子技术应用,2018,44(10):84-88,93.



作者信息:

王  威1,卢翔宇2,张秋云1,余恒松3

(1.西南科技大学 信息工程学院,四川 绵阳621000;

2.中国空气动力研究与发展中心 气动噪声控制重点实验室,四川 绵阳621000;

3.西南科技大学 国防科技学院,四川 绵阳621000)

FPGA 便携式 多路采集 高精度 抗干扰
亚洲av