设计应用

一款6.4 ppm/℃的低功耗带隙基准设计

0 引言

    带隙基准作为模拟电路中的重要的组成模块,应用于很多领域,如数据转换器、线性稳压器、DC-DC转换器、存储器等。低功耗低温漂已成为带隙基准设计中的热点与难点。在以往的研究中,多数设计仅实现其中一个方面[1-3]。一些低功耗的设计,其温度系数较差或温度范围较窄;一些高精度的设计则往往伴随着复杂的电路结构与高功耗。本文设计了一款低功耗且低温漂的带隙基准结构。

1 传统带隙基准

    传统带隙基准如图1所示,图中由MN3、MN2、MP5与MP6构成启动电路,当电路中存在0的简并点时,运放输入端为低电位而输出端为高电位,此时电流为0,MP3漏极为低电位使得MN3关断并在其漏极形成高电位,通过反向器控制MP6导通注入电流,使得整个环路开启,开启后MN3导通使得MP6关断。

wdz4-t1.gif

    环路正常工作时,由运放输入端钳制Q1的发射极与电阻R0的上端电位相等,降落在R0的压降可以表示为:

    wdz4-gs1.gif

    其中ΔVbe为双极性晶体管Q0与Q1的发射极电位差,N为Q0与Q1的比值。此电位差具有正的温度系数,且电流复制到MP3的漏级,在电阻R1上的压降为:

wdz4-gs2-5.gif

    η为工艺参数,x为电流依赖于温度的阶数,Tr为参考温度,恒流下Vbe随温度的变化曲线如图2所示。

wdz4-t2.gif

    由式(4)与式(5)可得:

    wdz4-gs6.gif

    若令式(3)中:

    wdz4-gs7.gif

则在温度Tr附近表现为零温度系数,而在此温度Tr前表现为正温度特性,在温度Tr后表现为负温度特性。故传统带隙基准曲线为抛物线型。

2 低温漂低功耗实现方法

    在传统的带隙基准设计当中,由于运放消耗了大量的电流,可以通过图3的方式降低功耗,并通过引入随温度变化的阻抗降低温漂。图中MN6、MN7、MP8、MP9构成启动电路,由MN/P1、MN/P2、MN/P3、MN/P4构成电流镜结构使得MN1、MN2源极电位相等,以此减少了大量的支路节省了电流。

wdz4-t3.gif

    图3中的MP7管与一串串联的二极管及MN5实现了随温度渐变的阻抗,当采取足够多的N个二极管串联时,忽略MP7的阻抗,则每个二极管分压为VDD/N,使得每个二极管的分压小于其开启电压,而二极管的内建电势差,即开启电压可以表示为:

wdz4-gs8-10.gif

    可见结电压随温度线性的减小,系数约为-2 mV/℃,则在此电路中,由下向上的第n个二极管表现为-2n mV/℃的温度特性。

    综上所述,当温度较低时每个二极管压降恒定为VDD/N,当温度达到一定值使得二极管开启时,此时二极管压降随温度线性地下降。图4为图3中串联二极管各节点的温度扫描仿真结果。

wdz4-t4.gif

    在图3中R2为一阻值较小的电阻,其上压降较小,故MN5工作在深线性区,此时的MN5阻抗可以表达为:

    wdz4-gs11.gif

    此阻抗可以近似为VGS的一元函数,当VGS减小时,阻值变大。

    将二极管P端的电位作为此线性区MOS的控制信号,则可以实现阻抗在超过某一温度后逐渐增大,而在此温度之前保持不变。通过对此MOS管的宽长比设计可以控制阻值的变化率。随着VGS的减小,Ron的进一步增大,而Ron与R2的串联整体阻抗将不会超过R2,忽略亚阈值效应,即:

     wdz4-gs12-13.gif

    式(13)中的R2||Ron5会在二极管开启温度之前保持恒定阻抗不变,而在二极管开启后阻抗随温度逐渐增大最终逼近极限值R2。故使得温漂曲线在传统带隙基准基础上,表现为负温度特性后由于阻抗的增加电压回升,在此阻抗逼近极限后失去调节能力又使得电压回落。传统带隙的温漂曲线与本次设计的带隙温漂曲线对比简图如图5所示。

wdz4-t5.gif

    图3中带隙基准电路在功耗上仍可以继续优化,其电路如图6所示。将MP5与MP6去掉并做成折叠共源共栅结构,减小了一个支路的电流,若MP2与MP6尺寸相等,MP4与MP8尺寸相等,则此两路电流均分了流过Q0的电流。改进后的输出电压为:

    wdz4-gs14.gif

wdz4-t6.gif

3 带隙基准仿真

    本次带隙基准采取标准0.18 μm工艺,图7为输出参考电压随温度的变化曲线。

wdz4-t7.gif

    仿真结果表明,在温度达到9.4 ℃时,出现第一个极值点,此温度下的正温度系数与负温度系数相等表现为零温度系数,随后输出随温度下落,当温度达到81.6 ℃时,二极管满足开启条件,使得MN5的栅极电压逐渐下降,阻抗上升,导致降落在R3两端的压降随温度升高,使得输出电压回升1.3 mV,并在温度达到112 ℃时,R3与MN5的并联阻抗达到极限,而Vbe的非线性使得输出随温度再次下落。

    根据温漂计算公式(单位ppm/℃):

    wdz4-gs15.gif

    温漂曲线最大值为1.216 9 V,最小值为1.215 4 V,温度范围为-40 ℃~150 ℃,通过计算得出温度系数为6.49 ppm/℃。

    图8 Monte Carlo仿真展示了参考电压随工艺偏差变化的分布,在采样点为200的情况下,参考电压均值为1.2170 2 mV,方差为14.109 1 mV,表明了较好的鲁棒性。

wdz4-t8.gif

    图9为带隙基准的电源抑制比仿真结果,其扫描频率范围为1 Hz~1 GHz,在低频时电源抑制比为38 dB,最差的情况出现在频率557 kHz下的36 dB。

wdz4-t9.gif

    图10为带隙基准的版图设计,图11为带隙基准的后仿真结果,对比于前仿真中的结果,由于寄生电阻效应导致输出电压随温度曲线整体上移,而输出随温度变化趋势与前仿真中结果保持一致,计算温度系数为6.40 ppm/℃。

wdz4-t10.gif

wdz4-t11.gif

    本次设计以较小的功耗代价实现了较高的精度,其性能指标与参考文献对比见表1。

wdz4-b1.gif

4 结论

    本文设计了一款低功耗结构的带隙基准电路,采取5 V供电,总功耗为1.2 μW,温度系数为6.40 ppm/℃,低频电源抑制比为38 dB,该电路可以广泛应用于便携式电子领域。

参考文献

[1] WU C,GOH W L,YANG Y,et al.A start-up free 200 nW bandgap voltage reference[C].2016 14th IEEE International New Circuits and Systems Conference(NEWCAS),2016:1-4.

[2] MA B,YU F.A Novel 1.2–V 4.5-ppm/°C curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2014,61(4):1026-1035.

[3] WANG L,ZHAN C,TANG J,et al.A 0.9-V 33.7-ppm/℃ 85-nW sub-bandgap voltage reference consisting of subthreshold MOSFETs and single BJT[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems,2018,26(10):2190-2194.

[4] MART′INEZ-NIETO A,SANZ-PASCUAL M T,ROSALES-QUINTERO P.A bandgap voltage reference in 0.18 μm CMOStechnology[C].2013 IEEE 56th International Midwest Symposium on Circuits and Systems(MWSCAS),2013.

[5] 孟庆巨,刘海波,孟庆辉.半导体器件物理[M].北京:科学出版社,2009.



作者信息:

潘鸿泽1,王东兴1,宋明歆2

(1.哈尔滨理工大学 理学学院,黑龙江 哈尔滨150080;2.海南大学,海南 海口570228)

带隙基准 低功耗 低温漂 渐变阻抗
亚洲av